AT28C256-15PU 직접 회로 칩 256K(32K x 8) 페이지 병렬 EEPROM

AT28C256-15PU 통합 칩 256K(32K x 8) 페이징 병렬 EEPROM

특징

빠른 읽기 액세스 시간 – 150ns

자동 페이지 쓰기 작업 – 64바이트용 내부 주소 및 데이터 래치 – 내부 제어 타이머

빠른 쓰기 주기 시간 – 페이지 쓰기 주기 시간: 최대 3ms 또는 10ms – 1~64바이트 페이지 쓰기 작업

낮은 전력 손실 – 50mA 활성 전류 – 200µA CMOS 대기 전류

하드웨어 및 소프트웨어 데이터 보호

쓰기 종료 감지를 위한 DATA 폴링

고신뢰성 CMOS 기술 – 내구성: 104 또는 105주기 – 데이터 보존: 10년

단일 5V ± 10% 공급

CMOS 및 TTL 호환 입력 및 출력

JEDEC 승인 바이트 전체 핀아웃

전체 군사 및 산업 온도 범위

친환경(Pb/무할로겐화물) 패키징 옵션

1. 설명

AT28C256은 전기적으로 지우고 프로그래밍할 수 있는 고성능 읽기 전용 메모리입니다.256K 메모리는 32,768워드 x 8비트로 구성됩니다.Atmel의 고급 비휘발성 CMOS 기술로 제조된 이 장치는 단 440mW의 전력 소모로 150ns의 액세스 시간을 제공합니다.장치를 선택 해제하면 CMOS 대기 전류가 200µA 미만입니다.AT28C256은 외부 구성 요소 없이 읽기 또는 쓰기 주기를 위해 정적 RAM처럼 액세스됩니다.이 장치에는 최대 64바이트를 동시에 쓸 수 있는 64바이트 페이지 레지스터가 포함되어 있습니다.쓰기 주기 동안 주소와 1~64바이트의 데이터는 내부적으로 래치되어 다른 작업을 위해 주소와 데이터 버스를 비웁니다.쓰기 주기가 시작된 후 장치는 내부 제어 타이머를 사용하여 래치된 데이터를 자동으로 씁니다.쓰기 주기의 끝은 I/O7의 DATA 폴링으로 감지할 수 있습니다.쓰기 주기의 끝이 감지되면 읽기 또는 쓰기에 대한 새로운 액세스를 시작할 수 있습니다.Atmel의 AT28C256에는 고품질과 제조 가능성을 보장하는 추가 기능이 있습니다.장치는 확장된 내구성과 향상된 데이터 보존 특성을 위해 내부 오류 수정을 활용합니다.선택적 소프트웨어 데이터 보호 메커니즘을 사용하여 우발적인 쓰기를 방지할 수 있습니다.이 장치에는 장치 식별 또는 추적을 위한 추가 64바이트 EEPROM도 포함되어 있습니다.

2. 핀 구성

4. 장치 작동

4.1 읽기

AT28C256은 정적 RAM처럼 액세스됩니다.CE 및 OE가 낮고 WE가 높으면 주소 핀에 의해 결정된 메모리 위치에 저장된 데이터가 출력에서 ​​어설션됩니다.CE 또는 OE가 높으면 출력이 높은 임피던스 상태가 됩니다.이 이중 회선 제어는 설계자에게 시스템의 버스 경합을 방지할 수 있는 유연성을 제공합니다.

4.2 바이트 쓰기

CE 또는 WE가 낮고(각각) OE가 높은 WE 또는 CE 입력의 낮은 펄스는 쓰기 주기를 시작합니다.주소는 CE 또는 WE 중 마지막에 발생하는 하강 에지에서 래치됩니다.데이터는 CE 또는 WE의 첫 번째 상승 에지에 의해 래치됩니다.바이트 쓰기가 시작되면 자동으로 완료될 때까지 시간이 걸립니다.프로그래밍 작업이 시작되고 tWC 기간 동안 읽기 작업은 효과적으로 폴링 작업이 됩니다.

4.3 페이지 쓰기

AT28C256의 페이지 쓰기 작업을 통해 단일 내부 프로그래밍 기간 동안 1~64바이트의 데이터를 장치에 쓸 수 있습니다.페이지 쓰기 작업은 바이트 쓰기와 같은 방식으로 시작됩니다.그런 다음 쓰여진 첫 번째 바이트 다음에 1에서 63까지의 추가 바이트가 올 수 있습니다.각 연속 바이트는 이전 바이트의 150µs(tBLC) 내에 기록되어야 합니다.tBLC 한계를 초과하면 AT28C256은 데이터 수신을 중단하고 내부 프로그래밍 작업을 시작합니다.페이지 쓰기 작업 중 모든 바이트는 A6 - A14 입력 상태에 의해 정의된 것과 동일한 페이지에 상주해야 합니다.페이지 쓰기 작업 동안 WE가 높음에서 낮음으로 전환될 때마다 A6 - A14는 동일해야 합니다.A0 ~ A5 입력은 페이지 내에서 기록할 바이트를 지정하는 데 사용됩니다.바이트는 임의의 순서로 로드될 수 있으며 동일한 로드 기간 내에서 변경될 수 있습니다.쓰기용으로 지정된 바이트만 쓰여집니다.페이지 내에서 다른 바이트의 불필요한 순환이 발생하지 않습니다.

4.4 데이터 폴링

AT28C256은 쓰기 주기의 끝을 나타내는 DATA 폴링 기능을 갖추고 있습니다.바이트 또는 페이지 쓰기 주기 동안 쓰여진 마지막 바이트의 읽기 시도는 I/O7에 표시될 쓰여진 데이터의 보완을 초래합니다.쓰기 주기가 완료되면 실제 데이터는 모든 출력에서 ​​유효하며 다음 쓰기 주기가 시작될 수 있습니다.DATA 폴링은 쓰기 주기 중 언제든지 시작할 수 있습니다.

4.5 토글 비트

데이터 폴링 외에도 AT28C256은 쓰기 주기의 끝을 결정하는 또 다른 방법을 제공합니다.쓰기 작업 중에 장치에서 연속적으로 데이터를 읽으려고 시도하면 I/O6이 1과 0 사이에서 토글됩니다.쓰기가 완료되면 I/O6은 토글링을 중지하고 유효한 데이터를 읽습니다.토글 비트 읽기는 쓰기 주기 중 언제든지 시작할 수 있습니다.

4.6 데이터 보호

예방 조치를 취하지 않으면 호스트 시스템 전원 공급 장치를 전환하는 동안 의도하지 않은 쓰기가 발생할 수 있습니다.Atmel은 부주의한 쓰기로부터 메모리를 보호하는 하드웨어 및 소프트웨어 기능을 통합했습니다.

4.6.1 하드웨어 보호

하드웨어 기능은 다음과 같은 방식으로 AT28C256에 대한 의도하지 않은 쓰기를 방지합니다. (a) VCC 감지 – VCC가 3.8V(일반) 미만이면 쓰기 기능이 금지됩니다.(b) VCC 전원 켜기 지연 - VCC가 3.8V에 도달하면 쓰기를 허용하기 전에 장치가 자동으로 5ms(일반) 시간 초과됩니다.(c) 쓰기 금지 - OE 로우, CE 하이 또는 WE 하이 중 하나를 유지하면 쓰기 주기가 금지됩니다.및 (d) 노이즈 필터 – WE 또는 CE 입력에서 15ns(일반) 미만의 펄스는 쓰기 주기를 시작하지 않습니다.

4.6.2 소프트웨어 데이터 보호

소프트웨어 제어 데이터 보호 기능이 AT28C256에 구현되었습니다.활성화되면 소프트웨어 데이터 보호(SDP)가 우발적인 쓰기를 방지합니다.SDP 기능은 사용자가 활성화하거나 비활성화할 수 있습니다.AT28C256은 SDP가 비활성화된 상태로 Atmel에서 배송됩니다.

SDP는 일련의 세 가지 쓰기 명령을 실행하는 호스트 시스템에 의해 활성화됩니다.3개의 특정 데이터 바이트가 3개의 특정 주소에 기록됩니다("소프트웨어 데이터 보호" 알고리즘 참조).3바이트 명령 시퀀스를 쓴 후와 tWC 후에 전체 AT28C256이 의도하지 않은 쓰기 작업으로부터 보호됩니다.일단 보호된 호스트는 여전히 AT28C256에 바이트 또는 페이지 쓰기를 수행할 수 있다는 점에 유의해야 합니다.이는 SDP를 활성화하는 데 사용되는 것과 동일한 3바이트 명령 시퀀스로 기록할 데이터를 선행하여 수행됩니다.

일단 설정되면 비활성화 명령 시퀀스가 ​​실행되지 않는 한 SDP는 활성 상태를 유지합니다.전력 전환은 SDP를 비활성화하지 않으며 SDP는 전원 켜기 및 전원 끄기 조건 중에 AT28C256을 보호합니다.모든 명령 시퀀스는 페이지 쓰기 타이밍 사양을 준수해야 합니다.활성화 및 비활성화 명령 시퀀스의 데이터는 장치에 기록되지 않으며 시퀀스에 사용된 메모리 주소는 바이트 또는 페이지 쓰기 작업에서 데이터와 함께 기록될 수 있습니다.

SDP를 설정한 후 3바이트 명령 시퀀스 없이 장치에 쓰기를 시도하면 내부 쓰기 타이머가 시작됩니다.장치에 데이터가 기록되지 않습니다.그러나 tWC 기간 동안 읽기 작업은 사실상 폴링 작업이 됩니다.4.7 장치 식별 사용자는 장치 식별을 위해 추가 64바이트의 EEPROM 메모리를 사용할 수 있습니다.A9를 12V ± 0.5V로 높이고 주소 위치 7FC0H ~ 7FFFH를 사용하여 일반 메모리 어레이와 동일한 방식으로 추가 바이트를 쓰거나 읽을 수 있습니다.

4.8 선택적 칩 삭제 모드

전체 장치는 6바이트 소프트웨어 코드를 사용하여 지울 수 있습니다.자세한 내용은 "Software Chip Erase" 애플리케이션 노트를 참조하십시오.

뜨거운 판매 제안!!!