새롭고 독창적인 Virtex-5 제품군 개요 XC5VSX95T-1FF1136C

Virtex-5 제품군 개요

일반적인 설명

Virtex®-5 제품군은 FPGA 시장에서 가장 강력한 최신 기능을 제공합니다.2세대 ASMBL™(Advanced Silicon Modular Block) 컬럼 기반 아키텍처를 사용하는 Virtex-5 제품군에는 5개의 개별 플랫폼(하위 제품군)이 포함되어 있으며 모든 FPGA 제품군에서 제공하는 가장 많은 선택 항목입니다.각 플랫폼에는 다양한 고급 논리 설계의 요구 사항을 해결하기 위해 다양한 비율의 기능이 포함되어 있습니다.가장 진보된 고성능 로직 패브릭 외에도 Virtex-5 FPGA에는 강력한 36Kbit 블록 RAM/FIFO, 2세대 25 x 18 DSP 슬라이스, SelectIO™ 기술이 내장된 많은 하드 IP 시스템 레벨 블록이 포함되어 있습니다. 디지털 제어 임피던스, ChipSync™ 소스 동기 인터페이스 블록, 시스템 모니터 기능, 통합 DCM(Digital Clock Managers) 및 PLL(Phase-Locked-Loop) 클록 생성기가 있는 향상된 클록 관리 타일, 고급 구성 옵션.추가 플랫폼 종속 기능에는 향상된 직렬 연결을 위한 전력 최적화 고속 직렬 트랜시버 블록, PCI Express® 호환 통합 엔드포인트 블록, 3중 모드 이더넷 MAC(미디어 액세스 컨트롤러) 및 고성능 PowerPC® 440 마이크로프로세서 내장 블록이 포함됩니다.이러한 기능을 통해 고급 논리 설계자는 FPGA 기반 시스템에 최고 수준의 성능과 기능을 구축할 수 있습니다.65nm 최첨단 구리 공정 기술을 기반으로 구축된 Virtex-5 FPGA는 맞춤형 ASIC 기술에 대한 프로그래밍 가능한 대안입니다.대부분의 첨단 시스템 설계에는 FPGA의 프로그래밍 가능한 강점이 필요합니다.Virtex-5 FPGA는 전례 없는 로직, DSP, 하드/소프트 마이크로프로세서 및 연결 기능을 통해 고성능 로직 설계자, 고성능 DSP 설계자 및 고성능 임베디드 시스템 설계자의 요구 사항을 해결하기 위한 최상의 솔루션을 제공합니다.Virtex-5 LXT, SXT, TXT 및 FXT 플랫폼에는 고급 고속 직렬 연결 및 링크/트랜잭션 계층 기능이 포함됩니다.

Virtex-5 FPGA 기능 요약

• 5개 플랫폼 LX, LXT, SXT, TXT, FXT

− Virtex-5 LX: 고성능 일반 로직 애플리케이션

− Virtex-5 LXT: 고급 직렬 연결 기능을 갖춘 고성능 로직

− Virtex-5 SXT: 고급 직렬 연결 기능을 갖춘 고성능 신호 처리 애플리케이션

− Virtex-5 TXT: 이중 밀도 고급 직렬 연결 기능을 갖춘 고성능 시스템

− Virtex-5 FXT: 고급 직렬 연결 기능을 갖춘 고성능 임베디드 시스템

• 크로스 플랫폼 호환성

− LXT, SXT 및 FXT 장치는 조정 가능한 전압을 사용하여 동일한 패키지에서 풋프린트 호환 가능

레귤레이터

• 가장 진보된 고성능, 최적 활용, FPGA 패브릭

− 리얼 6입력 룩업 테이블(LUT) 기술

- 듀얼 5-LUT 옵션

− 개선된 감소된 홉 라우팅

− 64비트 분산 RAM 옵션

− SRL32/듀얼 SRL16 옵션

• 강력한 클록 관리 타일(CMT) 클로킹

− 제로 지연 버퍼링, 주파수 합성 및 클록 위상을 위한 디지털 클록 관리자(DCM) 블록

이동

- 입력 지터 필터링, 제로 지연 버퍼링, 주파수 합성 및 위상 정합을 위한 PLL 블록

시계 부문

• 36Kbit 블록 RAM/FIFO

− 진정한 듀얼 포트 RAM 블록

− 향상된 선택적 프로그래밍 가능 FIFO 로직

− 프로그래밍 가능

- 최대 x36의 진정한 듀얼 포트 너비

- 최대 x72의 간단한 이중 포트 너비

− 옵션 오류 수정 회로 내장

− 선택적으로 각 블록을 두 개의 독립적인 18Kbit 블록으로 프로그래밍

• 고성능 병렬 SelectIO 기술

- 1.2 ~ 3.3VI/O 작동

− ChipSync™ 기술을 사용한 소스 동기 인터페이스

− 디지털 제어 임피던스(DCI) 능동 종단

− 유연한 세분화된 I/O 뱅킹

− 고속 메모리 인터페이스 지원

• 고급 DSP48E 슬라이스

− 25 x 18, 2의 보수, 곱셈

- 선택적 덧셈기, 뺄셈기 및 누산기

− 선택적 파이프라이닝

− 선택적 비트 논리 기능

− 전용 캐스케이드 연결

• 유연한 구성 옵션

- SPI 및 병렬 플래시 인터페이스

− 전용 폴백 재구성 로직을 통한 다중 비트스트림 지원

− 자동 버스 폭 감지 기능

• 모든 장치에 대한 시스템 모니터링 기능

− 온칩/오프칩 열 모니터링

− 온칩/오프칩 전원 모니터링

− 모니터링되는 모든 수량에 대한 JTAG 액세스

• PCI Express 디자인을 위한 통합 엔드포인트 블록

− LXT, SXT, TXT 및 FXT 플랫폼

− PCI Express 기본 사양 1.1 준수

− 블록당 x1, x4 또는 x8 레인 지원

− RocketIO™ 트랜시버와 함께 작동

• 3중 모드 10/100/1000Mb/s 이더넷 MAC

− LXT, SXT, TXT 및 FXT 플랫폼

− RocketIO 트랜시버는 PHY로 사용하거나 많은 소프트 MII를 사용하여 외부 PHY에 연결할 수 있습니다.

(미디어 독립 인터페이스) 옵션

• RocketIO GTP 트랜시버 100Mb/s ~ 3.75Gb/s

− LXT 및 SXT 플랫폼

• RocketIO GTX 트랜시버 150Mb/s ~ 6.5Gb/s

− TXT 및 FXT 플랫폼

• PowerPC 440 마이크로프로세서

− FXT 플랫폼 전용

- RISC 아키텍처

− 7단계 파이프라인

− 32KB 명령 및 데이터 캐시 포함

- 최적화된 프로세서 인터페이스 구조(크로스바)

• 65nm 구리 CMOS 공정 기술

• 1.0V 코어 전압

• 표준 또는 무연 패키지 옵션으로 제공되는 높은 신호 무결성 플립 칩 패키징

Virtex-5 FPGA 로직

• 평균적으로 Virtex-4 장치에 비해 1~2단계 속도 향상

• 계단식 32비트 가변 시프트 레지스터 또는 64비트 분산 메모리 기능

• 향상된 대각 라우팅을 갖춘 우수한 라우팅 아키텍처는 블록 간 연결을 지원합니다.

최소한의 홉으로

• 다음을 포함한 최대 330,000개의 로직 셀:

− 클록 활성화 기능이 있는 최대 207,360개의 내부 패브릭 플립플롭(XC5VLX330)

− 총 LUT 비트가 1,300만 개 이상인 최대 207,360개의 실제 6개 입력 조회 테이블(LUT)

− 듀얼 5-LUT 모드용 출력 2개로 활용도 향상

- 논리 확장 멀티플렉서 및 I/O 레지스터

550MHz 클록 기술

• 최대 6개의 클록 관리 타일(CMT)

− 각 CMT에는 2개의 DCM과 1개의 PLL이 포함되어 총 18개의 클록 생성기

− 유연한 DCM-to-PLL 또는 PLL-to-DCM 캐스케이드

− 정밀 클록 지연시간 보정 및 위상 편이

- 유연한 주파수 합성

− 성능 절충 결정을 용이하게 하는 여러 작동 모드

− 최대 입출력 주파수 개선

- 세분화된 위상 편이 분해능

- 입력 지터 필터링

- 저전력 작동

- 넓은 위상 편이 범위

• 최적화된 낮은 지터 클럭 및 정확한 듀티 사이클을 위한 차동 클럭 트리 구조

• 32개의 글로벌 시계 네트워크

• 전역 시계 외에 지역, I/O 및 로컬 시계

SelectIO 기술

• 최대 1,200개의 사용자 I/O

• 1.2V ~ 3.3V의 다양한 I/O 표준 선택

• 초고성능

− 최대 800Mb/s HSTL 및 SSTL(모든 단일 종단 I/O에서)

− 최대 1.25Gb/s LVDS(모든 차동 I/O 쌍에서)

• 진정한 차동 종단 온칩

• 입력 및 출력 I/O에서 동일한 에지 캡처

• 광범위한 메모리 인터페이스 지원

550MHz 통합 블록 메모리

• 최대 16.4Mbit의 통합 블록 메모리

• 이중 18Kbit 모드 옵션이 있는 36Kbit 블록

• 진정한 듀얼 포트 RAM 셀

• 독립적인 포트 폭 선택(x1 ~ x72)

− 진정한 듀얼 포트 작동을 위해 포트당 총 x36까지

− 간단한 이중 포트 작동을 위해 포트당 최대 총 x72(읽기 포트 1개 및 쓰기 포트 1개)

− x9, x18, x36 및 x72 너비에 대한 메모리 비트와 패리티/사이드밴드 메모리 지원

− 32K x 1 ~ 512 x 72 구성(FIFO 작동의 경우 8K x 4 ~ 512 x 72)

• 멀티레이트 FIFO 지원 로직

− 완전히 프로그래밍 가능한 거의 가득 참 및 거의 비어 있음 플래그가 있는 가득 참 및 비어 있음 플래그

• 플래그 불확실성 없이 동기식 FIFO 지원

• 더 높은 성능을 위한 선택적 파이프라인 단계

• 바이트 쓰기 기능

• FPGA 라우팅을 사용하지 않고 64K x 1 메모리를 형성하는 전용 캐스케이드 라우팅

• 고신뢰성 메모리 요구 사항을 위한 통합 옵션 ECC

• 18Kbit 이하 작동을 위한 특수 저전력 설계

550MHz DSP48E 슬라이스

• 25 x 18 2의 보수 곱셈

• 향상된 성능을 위한 선택적 파이프라인 단계

• 선택적 누산기를 사용한 MACC(Multiply Accumulator) 작동을 위한 선택적 48비트 누산기

96비트로 캐스케이드

• 복합 곱셈 또는 곱셈 가산 연산을 위한 통합 가산기

• 선택적 비트 논리 연산 모드

• 슬라이스당 독립적인 C 레지스터

• 외부 라우팅 리소스 없이 DSP 열에서 완전히 캐스케이드 가능